Verilogのビヘイビアモデルと構造モデルの違いとは?分かりやすく解説!

スポンサーリンク
スポンサーリンク


Verilogにおける動作モデルと構造モデルの主な違いは、動作モデルがシステムをアルゴリズムで記述するのに対し、構造モデルは論理ゲートなどの基本部品を用いてシステムを記述することである

一般にコンピュータプログラムは、CPUにあるタスクを実行させるための命令の集合体です。

プログラミング言語には、高級言語や低級言語など様々なものがあります。

さらに、HDL(Hardware Description Language)と呼ばれる特殊なソフトウェアも存在する。

HDLは、電子回路の構造や動作を記述するのに便利です。

Verilogは一般的なHDLです。

スポンサーリンク

Verilogのビヘイビアモデルとは?

動作モデルは、システムをアルゴリズム的に記述するものです。

ここで、各アルゴリズムは逐次的です。

つまり、各アルゴリズムは、次々と実行される命令の集合で構成される。

さらに、シミュレーションの制御やデータ型の変数の操作にも役立つ。

さらに、Verilogでは、手続き文が一般的な動作モデルです。

各手続きは独自のアクティビティフローを持ちます。

また、手続き的代入は、REG、整数、時間、メモリ変数の更新に有効です。

さらに、ブロッキング手続き代入文は、シーケンシャルブロック内でそれに続く文を実行する前に実行されるべきです。

しかし、これらのブロッキング手続き代入文は、並列ブロック内でそれに続く文の実行を妨げるものではありません。

Verilogの構造モデルとは?

構造モデルは、デジタルゲートや加算器などの基本コンポーネントを用いてシステムを記述する。

構造モデルでは、プログラマや設計者は、回路を箱やモジュールとして考えます。

それは外部環境からカプセル化されています。

言い換えれば、入力と出力を通じて外部環境と通信する。

さらに、ゲートやサブモジュールを使って、モジュール内部の構造を記述することが可能である

また、これらのモジュールがどのように互いに接続され、モジュールポートに接続されるかを定義する。

さらに、構造モデルは、回路の回路図を描くのに役立つ。

Verilogにおける動作モデルと構造モデルの違い

定義

動作モデルとは、設計の機能をコンカレントなアルゴリズムの集合として記述する方法です。

一方、構造モデルは、インバータ、マルチプレクサ、加算器、復号器、基本論理ゲートなどの基本コンポーネントを用いて定義される機能を記述する方法です。

以上、Verilogにおけるビヘイビアモデルと構造モデルの主な違いについて説明した。

同義語

ブラックボックスモデリングは行動モデリングの別称であり、グラスボックスモデリングは構造モデリングの別称です。

主な内容

また、Verilogにおける動作モデルと構造モデルのもう一つの違いは、動作モデルが入出力の関係を示すことに重点を置いているのに対し、構造モデルは論理ゲートと定義済みモジュールを使ってデザインを構築することに重点を置いていることである

結論

Verilog の設計モデルには、簡単に言えば、動作モデルと構造モデルの 2 種類があります。

Verilogにおける動作モデルと構造モデルの大きな違いは、動作モデルがシステムをアルゴリズムで記述するのに対し、構造モデルはシステムを論理ゲートなどの基礎部品で記述することである

タイトルとURLをコピーしました